在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6447|回复: 8

[求助] verilog代码怎么实现跳出循环回到等待状态

[复制链接]
发表于 2014-7-17 16:22:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近做一个小项目,有一个模块就是当一个标志位判断为0时,让LED灯闪5下然后停掉。我用了一个case语句实现,但是如果我在语句结尾对计数器cnt清零,那么LED灯就会一直闪,如果不清零,那么模块只会在第一次判断为0时闪烁,第二次的时候因为计数器cnt没有清零,所以LED没有办法闪烁了。我想请问一下怎么在执行完这个case语句以后,跳转到判断标志位的位置进行等待。
 楼主| 发表于 2014-7-17 19:07:26 | 显示全部楼层
自己顶一顶
发表于 2014-7-17 21:33:15 | 显示全部楼层
看看你的程序
发表于 2014-7-18 09:27:13 | 显示全部楼层
回复 1# cxhy

FPGA的硬件设计思路跟C语言不一样,根据你的描述,你可以使用简单的状态机来设计。
发表于 2014-7-18 10:02:09 | 显示全部楼层
状态机啊
发表于 2014-7-18 16:27:58 | 显示全部楼层
推荐状态机
 楼主| 发表于 2014-7-18 20:56:39 | 显示全部楼层
感谢诸位的回复,因为这仅仅是一个小项目。而且用状态机就增大了开发成本,所以这点小bug就不打算解决了。再次谢谢诸位
发表于 2014-7-19 16:59:43 | 显示全部楼层
回复 1# cxhy


    可以用状态机啊
发表于 2014-7-19 21:35:42 | 显示全部楼层
状态机,楼主不要用C语言的方式来考虑FPGA,FPGA流水线作业是很费资源的,或者说是浪费资源,因为FPGA是硬件思维方式。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 11:18 , Processed in 0.023438 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表