cadence仿真遇到的问题

taohuachangkai

电路有A/B/C/D.....多个模块构成，每个模块上都有输出总线,直接在该电路图上搭建仿真环境进行仿真没有遇到问题。但是，将该电路建成symbol后（即A/B/C/D。。。等输出小总线，第二次又合并成大总线），再进行仿真总是提示：
error**the memory request exceeds the current available space.
#memory which has been allocated = 3911150kbyte
#memory in next memory request which fails = 131kbyte
please continue by
step 1:inspect input file for possible errors in .TRAN
          statement or any sources with repeating functions.
step 2:if other users or jobs are running , wait until they free up more memory space.
step e:have your system manager enlarge the swap space on this cpu.
******job aborted.


看到有以前的项目中也由这样子标记的结构，，是不是这样子标记后，cadence仿真计算方式发生了很多重复，从而导致计算次数比非symbol
时多了很多，因此提示空间不足呀。。symbol后仿真电路check的时候没有问题。。
有了解原因的前辈吗？该怎么解决呢？

sea11038

回复 4# taohuachangkai

正常的话两种情况下都不应该出现error的，可能是用整体symbol时线路连接或者激励源连接有问题吧。系统提示的错误信息已经比较详细了，除了内存被占用外应该不是硬件或软件自身出错，可能是主观上还没有认识到的电路错误吧

sea11038

你用的是公用的工作站么？如果是的话，看你的第二步提示，有可能是别的用户在用把内存消耗掉了，所以没有足够的内存给你用了，我以前在学校的工作站上遇到过类似的情况，要么等机器空闲了再用，要么换个工作站试试。

idaidayou

我用spice仿真的时候，不同版本对memory的支持不同。可以看看有没有更新版本的仿真工具

taohuachangkai

回复 2# sea11038


   哦，可是把所有模块都放底层跑（即消除“宽总线”包含“窄总线”的情况），就可以的       但是把底层所有模块A、B、C、D何建成一个symbol后，再跑就不行（除了仿真信号，symbol外边没有其他电路）

两种情况的唯一区别就是，前者只有一种窄总线（A/B/C/D的各自输出），而后者symbol的输出总线包含了A/B/C/D的各自输出总线。