在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2440|回复: 4

[求助] 用hspice仿真关于Veriloga问题

[复制链接]
发表于 2014-7-2 08:14:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
** error **
During Verilog-A Device processing:
    Failed to compile the Verilog-A File,
        'd:\work\netlist\dc_all_test_1.8\dc.va'.


求大神帮助??
发表于 2014-7-2 09:06:36 | 显示全部楼层
你的hspice里面好像还差INCLUDE命令;
`include "constants.h"
`include "discipline.h"
同时你的VA文件是如何导入的,是只用了INCLUDE?那肯定不行,还需要.HDL语句去识别.VA文件;
发表于 2014-7-2 09:25:12 | 显示全部楼层
另外記得 linux hspice 可試

因為 windows   version verilogA compiler 有些版有 bug .
linux work , windows not ..
因為那 va-comp.exe 有問題 ..
发表于 2014-7-7 06:06:03 | 显示全部楼层
详细一点的咯个?
发表于 2014-9-24 16:22:24 | 显示全部楼层
who know it ?!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 05:18 , Processed in 0.030518 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表