在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1733|回复: 1

[求助] 求助大神们cadence RTL compiler的问题!

[复制链接]
发表于 2014-6-28 10:39:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近用RTL compiler综合电路的时候,发现用read_hdl命令读取源程序总是默认为verilog程序,如何设置才认为是vhd文件呢?
发表于 2014-7-4 20:14:34 | 显示全部楼层
command:   set_attribute hdl_language {v1995 | v2001| vhdl |sv}

hdl_language

hdl_language {v1995 | v2001 |vhdl |sv}
Default: v1995

Read-write root attribute. Specifies the default hdl language mode assumed when you run the read_hdl command without specifying the language mode.

Note:  This attribute is supported only in the RTL flow.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 01:19 , Processed in 0.019734 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表