顶层formality验证，set_black_box设置

似水如烟

综合过程采用的是自底向上，各子模块的formality均通过，接下来要做top的formality，想问下，如何把已验证过的各子模块设置为black box，使用set_black_box这条指令吧，哪位大哥/姐能个例子。在补充下，如子模块A在top有多个实例化a1、a2...，当子模块A的formality做过时，此时在top如何进行设置，可以把A或A的个实例化调用当中black box

似水如烟

找到问题的解决方法。
针对design进行设置而不需要对instance设置。
而且，Ref和Impl中均需要设置
eg：
set_black_box i:/WORK/A
set_black_box r:/WORK/A
实际工程验证均可用

出尘入世

今天综合后使用formality验证，碰见设置了编译指示语句的不可综合代码，出现验证fail，采用此设置来设置i和r的black_box可以解决，特此谢谢楼主

myr

mark!

wangshengxia

在FM中有一个命令：set hdlin_unresolved_modules "black_box"可以，就不用挨个设置

小坤坤帅

表示一下疑惑，为什么我按照这样的来，总是报name不匹配啊

huhu1

请问楼主，问题解决了吗

Zhangiri

学习