设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti ...
1234567
返回列表 发新帖
楼主: 邢拓

[资料] Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti 著]

[复制链接]
Maccurry
发表于 2018-12-6 16:12:49 | 显示全部楼层
回复 4# 邢拓


   还不如不传
回复 支持 反对

举报

lihaiqi208
发表于 2019-9-14 23:41:51 | 显示全部楼层
好坑啊这个
回复 支持 反对

举报

asic_service
发表于 2021-3-31 11:17:16 | 显示全部楼层
谢谢分享。
第4个包，要调整一下。
回复 支持 反对

举报

specification
发表于 2021-7-25 20:32:26 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

specification
发表于 2021-7-25 20:35:04 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jesdin
发表于 2021-11-8 00:10:20 | 显示全部楼层

谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

mildseven0228
发表于 2022-6-11 17:18:36 | 显示全部楼层
感謝樓主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

huatiantian
发表于 2023-10-28 14:03:58 | 显示全部楼层
kankan
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lyt8650
发表于 2023-11-3 15:56:18 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 05:07 , Processed in 0.019679 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表