讨论：为什么衬底接触到MOS管的距离要在25um以内？

rzls007 · 发表于 2014-6-13 09:46:44

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 rzls007 于 2014-6-13 09:49 编辑

做版图时，要将MOS管放在距离衬底接触25um以内的地方，据说原因有两个：1. 减小SCR结构中的基极电阻。2. 给MOS管提供良好的背栅电位。对于第2条，我有些疑惑。因为外延下面的P+衬底和退化阱工艺都使得MOS管背栅到"衬底”的实际电阻不会太大，所以应该能为MOS管提供良好的背栅接触。请对原理比较了解的大侠们来讲一下吧。

fuyibin · 发表于 2014-6-13 10:50:58

防止latch up

ygyg100 · 发表于 2014-6-13 11:39:37

虽然阱或衬底的掺杂浓度可能不低，但是因为电源或地总是从芯片的某一点接入的，并不是整个阱或衬底都能被认为是电源或地，距离太长也会使电阻变大，所以总会有个距离限制，不同工艺可能有所差别。

rzls007 · 发表于 2014-6-13 11:47:14

回复 3# ygyg100

讲得好！

ellaisbest · 发表于 2014-6-16 15:06:38

不仅要符合25um以内，越近越多越好。

jiangtaojack · 发表于 2014-6-16 21:58:16

尽量多打衬底接触，只要面积允许

betaice · 发表于 2014-6-17 11:07:24

如果大片PMOS器件，没有空间，只可以在周围放一圈呢？

danglang · 发表于 2014-6-17 14:29:13

回复 7# betaice

在管子之间加呗。

yudiluochuang · 发表于 2014-6-24 10:19:59

可以围成“田”字或者“日”等形状的

dragonyanhao · 发表于 2014-7-23 15:09:29

看一下latch-up的原理，就差不多搞懂這個問題了。

[讨论] 讨论：为什么衬底接触到MOS管的距离要在25um以内？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2