忍不住吐槽下ISSCC和很多IEEE里面关于instrumentation amplifier

y_potato · 发表于 2021-9-5 15:52:52

输入信号有大的offset，IA中一般不是有DSL吗，应该问题不大啊，虽然500mV的offset很大，但要做这么大的offset消除能力的DSL也是有能力做到的，CMRR不应该掉很多啊

DD_cebelas · 发表于 2021-10-19 08:29:49

我也想吐槽一下, ISSCC power這個section, 根本畫圖+抄襲大賽, 最近流行的Hybrid Converter Topology, 根本就是拿TPEL上面的架構做成chip就發表上去, 甚至很多效率都馬灌水的, 然後控制完全與產業界脫鉤... 真心無奈

neonato · 发表于 2021-10-27 01:07:28

DD_cebelas 发表于 2021-10-19 08:29
我也想吐槽一下, ISSCC power這個section, 根本畫圖+抄襲大賽, 最近流行的Hybrid Converter Topology, 根本 ...

的确，power这块很多文章是纯粹的topology迁移。
原创topology直接流片风险不小，而且一般得先用分立元件验证。对学术圈来说，分立验证能用就先来写篇TPEL

文章多不压身。
我们做power里面的一个小板块，过去这块的ISSCC文章都有偷参数（变量比经典analog多得多，而且标定性能的FoM有致命缺陷，随便改几个不用说明的条件就可以FoM起飞）

Twonej · 发表于 2022-5-31 18:39:41

假如是ACIA的话DOV和DC CM level都被滤去了吧，DOV应该也就不会影响CMRR了吧

[讨论] 忍不住吐槽下ISSCC和很多IEEE里面关于instrumentation amplifier