LDO结构问题

gougou_123 · 发表于 2014-6-12 14:25:39

您需要登录才可以下载或查看，没有账号？注册

x

最近遇到一个高压5V的LDO，结构是：在电路中产生一个由5V LDO供电的bandgap，然后bandgap的输出又作为5V LDO中误差放大器的基准电压，感觉是个环。请问这种结构有没有什么统称？在网上搜资料不知道该如何描述它。或者有没有人有相关的资料共享一下，谢谢了！

jiang_shuguo · 发表于 2014-6-12 15:06:30

这种结构的蛮不错的。我见过的都是bicmos工艺用这种结构。你的是纯CMOS工艺？

gougou_123 · 发表于 2014-6-12 15:44:41

是bicomos工艺。你用过这种结构？这个电路中有两个环路，不知道它们的带宽怎么设计？还有这种电路怎么仿真稳定性呢？

jiang_shuguo · 发表于 2014-6-12 16:54:49

你们bicmos在那里投片的？里面的npn和pnp β有多少？

victor0o0 · 发表于 2014-6-13 10:52:47

为什么不把BG和LDO都挂到外部电源上？

gq101120055 · 发表于 2014-6-13 11:43:09

楼主这种结构：
1. 如果电源电压比较高的话，可以使得基准电压不需要使用高压管？
2.整个电路的PSRR更高？？
是这两个优点吗？

kuohsi · 发表于 2014-6-13 12:31:28

会有deadlock问题

semico_ljj · 发表于 2014-6-13 16:33:47

LDO 也有Deadlock？

jiang_shuguo · 发表于 2014-6-13 16:41:30

LDO 也有Deadlock？
semico_ljj 发表于 2014-6-13 16:33

登录/注册后可看大图

deadlock 是哪里的名词？PLL中的？
这个LDO相当于自举，有启动电路deadlock不是问题。

gougou_123 · 发表于 2014-6-24 13:24:16

回复 5# victor0o0

LDO的电源是整个芯片的电源，BG的电源是LDO的输出

[求助] LDO结构问题