设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DC综合：如何禁止输入悬空的pin接到0或1上面？让其保持 ...
返回列表 发新帖
查看: 6261|回复: 7

[求助] DC综合：如何禁止输入悬空的pin接到0或1上面？让其保持悬空

[复制链接]
zhq415758192
发表于 2014-6-11 10:47:11 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
RTL中没有power switch cell，其SLEEPOUT信号在RTL中使用了，用作逻辑判断，所以SLEEPOUT信号没有输入，只是在UPF中做了定义。

综合后没有加入power switch cell，但是SLEEPOUT信号被接到0上了，
有什么设置可以让个别悬空的信号不tie到0上？
rtl, switch, TIE, UPF, 悬空

相关帖子
回复

举报

eleven61525157
发表于 2014-6-17 16:52:56 | 显示全部楼层
回复 1# zhq415758192


  设置成dont_touch/ideal_networks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zhq415758192
 楼主| 发表于 2014-6-20 12:29:01 | 显示全部楼层
回复 2# eleven61525157


   试过，这样还是不行
回复 支持 反对

举报

robberxiong
发表于 2014-6-20 22:54:07 | 显示全部楼层
你这种做法不符合设计规则，做不到，软件也不支持。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

bsbs525
发表于 2016-1-29 10:47:19 | 显示全部楼层
同问啊，哪位达人帮忙解答一下。
我现在是有POWER是 输入悬空的，dc默认让它接0了，有什么办法让它还是保持悬空么
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Lanp
发表于 2022-5-10 14:52:56 | 显示全部楼层
您好楼主，我遇到的问题跟您一模一样
综合后power switch输出的ack被接到0上了
请问现在解决了吗？
感谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

susu
发表于 2022-7-19 14:16:12 | 显示全部楼层
楼主，后来怎么解决的？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

PDZ123
发表于 2023-12-12 15:17:39 | 显示全部楼层
楼主，后来怎么解决的？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 13:27 , Processed in 0.022064 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表