|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
各位大侠: 我在采用quartus 2 12.1版本进行设计时,调用提拱的FIR COMPILER 2生成的IP核,而后进行Modelsim进行RTL仿真,出现以下错误信息:
# ** Error: (vlog-7) Failed to open design unit file "D:……hf.vo" in read mode.
#
# No such file or directory. (errno = ENOENT)
# ** Error: C:/altera/modelsim/modelsim_ase/win32aloem/vlog failed.
但是却可以进行GATE LEVEL仿真!
而有调用FIR v12.1 核或CIC核时,则可以正常仿真。不知为何?烦请指教! |
|