关于LDO在输入电压较高时的PSR变差的原因

zhiqiang3713 · 发表于 2014-6-4 12:59:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，现在正在改进的一款LDO，输出200mA的电流，Cout有4.7uF ，输出电压选择默认值为1.8V。输入电压从2.7到7.5变化。输入电压从2.7V上升时，在2.7到6V左右，电路的PSRR都还不错，在输入电压时6V的时候，PSRR的直流增益可以达到-82DB。但是输入电压从6V继续上升的时候，PSRR开始变差，输入电压为7.5V的时候，PSRR的直流增益只有-36db。我想原因是不是这样的，因为输出电压时1.8V，当输入电压变的较高的时候，power mos的沟道长度调制效应非常明显，这个时候环路的调节作用变的比较弱了，输出电压保持稳定的能力较低压时变的弱了，所以PSRR变的差了。
请各位做过LDO的指点指点。

mikeppq · 发表于 2014-6-4 13:17:43

一般认为PSRR是gain的倒数
7.5V是一个很尴尬的电压，您用的什么工艺？
2.7V~7.5V转1.8V，效率很差的，一定要用LDO吗？

zhiqiang3713 · 发表于 2014-6-4 13:36:04

回复 2# mikeppq

CSMC .5 的工艺，输出电压其实是从1.1到3.3 通过选择逻辑信号，用在soc上的，电压高时效率肯定差的很。但是一般的正常输入电压估计是4.2V左右。

mikeppq · 发表于 2014-6-4 13:42:26

如果电路是用5V器件设计的，那么在7.5V性能变差是正常的。

zhiqiang3713 · 发表于 2014-6-4 14:13:49

回复 4# mikeppq

理论上来说PSRR的直流增益由环路增益的直流增益来决定，电压不同时仿真的偏差也就几个db并不大，按说直流增益不该偏差那么大。运放用实际是一个一级的对称结构的运放，只是有一个电流放大级，相当于输入跨导放大了。有木有可能电源电压7.5v的时候，可能输出电压也有6V左右了，这样运放是不是有点偏离线性放大区了。

victor0o0 · 发表于 2014-6-4 15:38:01

检查检查漏电吧，高压下面，衬底漏电太严重了会导致运放Gain下降的

mikeppq · 发表于 2014-6-4 16:23:57

LDO的最后一级power pmos，source是Vdd=7.5， drain是Vout1.8V，这样Vds=5.7V。
这个Vds太大了，在mosfet的Ids VS Vds曲线发生偏离（NMOS上翘,PMOS下滑），难以保持线性。

semico_ljj · 发表于 2014-6-4 20:49:05

回复 3# zhiqiang3713

锂电池供电？
3-4.2V？

zhiqiang3713 · 发表于 2014-6-5 08:30:07

回复 8# semico_ljj

不是吧，其实这是一个给cpu供电的PMU芯片里的一个LDO

zhiqiang3713 · 发表于 2014-6-5 08:30:53

回复 7# mikeppq

我后来想想可能是这个原因，回头仿以下MOS管的I-V特性曲线看看

[求助] 关于LDO在输入电压较高时的PSR变差的原因

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2