在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3526|回复: 5

[解决] IO 数目影响芯片面积,如何做floorplan

[复制链接]
发表于 2014-6-3 10:58:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
新手疑问:刚开始学习encounter,设计的模块IO 的数目增大了芯片的面积,module(一个时序逻辑电路,没有用到macro cell)只占芯片面积的0.2%,该怎样规划布局?
发表于 2014-6-3 11:05:55 | 显示全部楼层
pad limited的chip估计是test模式,尽量朝一个方向stretch。
 楼主| 发表于 2014-6-3 11:17:45 | 显示全部楼层
弱问一下,朝一个方向stretch,是?
 楼主| 发表于 2014-6-3 11:23:14 | 显示全部楼层
回复 2# cxl666


    朝一个方向stretch,是???
发表于 2014-6-3 12:47:43 | 显示全部楼层
由于不清楚具体空余多少,大致有以下措施:比如IO有几种形状,一般有两种,对于pad limited的选用扁平状的IO;如果如果IO数目不是特别的多可以主要分布在两边,当然也要结合封装。
 楼主| 发表于 2014-6-6 09:22:32 | 显示全部楼层
回复 5# cxl666

嗯,大概懂了,多谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 21:57 , Processed in 0.021836 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表