求助！关于spectre仿真时间拉长后结果变差的问题！

kenxiluo · 发表于 2014-5-28 21:04:52

您需要登录才可以下载或查看，没有账号？注册

x

目前在仿一个ADC，输出接了一个理想DAC，是veriloga程序，结果仿真时间在100u以内输出波形很正常，就是一级一级的台阶形，而改到350u后出来的波形就变成了一段段的曲线！
看了ADC的输出没问题，是veriloga程序的问题吗？是不是和仿真步长有关？
期待大神们的指点！

zhangzhang1905 · 发表于 2014-5-31 17:27:24

建议贴图，这样太模糊了，不利于别人帮你解答

nature19900303 · 发表于 2015-4-22 21:12:50

有可能是数模电平转换的问题。
你可以修改Mix-Signal-->Interface Elements-->Library中的Input和Output的模型参数。
a2d_v0和a2d_v1都设成数字电源电平的一半试试，同时转换时间不要过大。


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

[求助] 求助！关于spectre仿真时间拉长后结果变差的问题！