我想问一下ROM模型里面有没有时钟？

zhuyuefeng2009 · 发表于 2014-5-28 17:00:05

您需要登录才可以下载或查看，没有账号？注册

x

一个ROM需要在时钟的控制下运行吗？

haitaox · 发表于 2014-5-28 22:52:16

你这个问题问的好
有一种单口ram，写需要时钟，而读是不需要时钟的，即异步读数据。
照这样想，ROM是可以不需要时钟的。
但是问题来了，一般的ROM输出会用寄存器打一拍的，你难道不打拍吗？？

zhuyuefeng2009 · 发表于 2014-5-29 10:17:24

回复 2# haitaox

一定要打一拍吗？

haitaox · 发表于 2014-5-29 10:40:48

之前的我设计，都是同步设计，即所有数据流都是归属于某一个时钟域的。
ROM的读至少需要一个读地址，这个读地址你怎么产生呢，难道不是用FF产生？ROM出来的数据不进入某一个时钟域处理？？

zhuyuefeng2009 · 发表于 2014-5-29 11:24:48

回复 4# haitaox

可以把ROM当成一个纯组合逻辑电路吗？

haitaox · 发表于 2014-5-29 12:54:19

回复 5# zhuyuefeng2009

可以当成是组合逻辑的电路。但是FPGA的设计一般都是组合逻辑和时序逻辑并存的，组合逻辑的前后必然有时序逻辑。

chenjinyang · 发表于 2014-5-29 23:34:15

可以根据需要读写时钟可以有也可以没有建议是都有做同步逻辑

[求助] 我想问一下ROM模型里面有没有时钟？