请问大神们，如何验证DDR3与FPGA是否正确连线？

阿泰-0574 · 发表于 2014-5-26 19:49:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

是这样的：准备做一个板子，用的是Xilinx的Spartan-6芯片，外接一个DDR3——MT41J64M16，想先通过仿真验证一下我现在的fpga与DDR3之间的接线是否正确，老师让我在ISE里面创建一个DDR3的核，然后在这个核的文件夹下找到生成的example_design和user_design。。。（之后的步骤没听清楚）现在的情况是：DDR3的核创建好了，也找到了上述的两个文件夹，但不知道下一步该怎么进行下去，求大神们指导，感激不尽！

阿泰-0574 · 发表于 2014-5-26 23:06:30

求解求解

haitaox · 发表于 2014-5-27 09:20:30

在example design中有一个par的文件夹，里面有一个creat_ise.bat的批处理文件，运行这个批处理文件，就会在par文件中建立一个ise的工程。
打开建立好的ise工程，可以看到顶层文件是example_top.v。
这个工程是专门用来测试ddr3的，如果你想要测试连通性，需要再example_top.v中Cx_px_DATA_MODE改为4‘b0101或者4'b0110，即使用walking0或者walking1的方式测试。

详细的说明可以看看UG416 "MIG Example Design with Traffic Generator"的章节