仿真模型问题

haitaox · 发表于 2014-5-26 13:25:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，
目前的在设计一款产品，FPGA作为中央处理的关键单元，外围连接了很多芯片。目前只有ddr3有仿真模型，其他的芯片都没有仿真模型，比如sensor和USB控制器等。因此打算把部门的仿真模型库逐步建立起来，在仿真阶段打下比较好的基础。
问问大家，都是用什么语言写仿真模型的。我们现在用的verilog作为设计语言。

tangchaodefeng · 发表于 2014-5-26 21:46:07

仿真模型我也是用Verilog写，verilog建模能力比较强，还是比较方便的。

orlye · 发表于 2014-5-27 08:30:52

规模不大不难写的话就verilog写，以后debug方便。
复杂的话可以考虑用system verilog写。但system verilog里的动态数据是不能保存成波形的，以后debug没那么方便。

haitaox · 发表于 2014-5-27 09:10:19

感谢各位的提醒，暂时定下来用verilog建模了

[求助] 仿真模型问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2