在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5862|回复: 4

[讨论] 关于版图中dual gate层的问题

[复制链接]
发表于 2014-5-16 10:59:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
dual  gate图层是什么?有什么作用?我看chrt35的工艺库里5V的MOS管没有这个层,3.3V的MOS管有这个图层,这是怎么回事呢
发表于 2014-5-16 11:43:52 | 显示全部楼层
回复 1# yunyi009


dual gate 是指CMOS双栅工艺。双栅工艺是用来实现不同的阈值, 依此来适应不同的电源电压(3.3v/5.0v)。具体细节问度娘
 楼主| 发表于 2014-5-16 12:59:29 | 显示全部楼层
回复 2# mnluan


   加一层dual gate不应该氧化层更厚,对应高电压吗?
发表于 2014-5-16 14:48:23 | 显示全部楼层
回复 3# yunyi009



工艺流程,不是简单的厚度相加。。。。

百度一下,你就知道。。说得比我清楚。
发表于 2022-8-18 10:37:28 | 显示全部楼层
搞反了吧?加DG层的对应厚栅氧,smic.18工艺5V是带DG的、1.8V不带DG
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 15:11 , Processed in 0.021350 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表