在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 4161|回复: 7

[求助] 【求助】spectreVerilog混合信号仿真的DC解

[复制链接]
发表于 2014-5-13 18:14:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做spectreVerilog仿真的时候,报错,说没有稳定的DC解。这样保存的输出数字波形文件.shm里就只有变量名,但根本没波形。报错信息:
Message!  Stable DC solution not found within 0                                
          iterations. Using last calculated state to start                     
          transient analysis. See Artist Mixed-Signal                          
          Simulation Help for more info on obtaining an                        
          initial solution.                                 [Mixed_Sig]        
          "IE.verimix", 5: $vmx_initialize("spectre",                          
          dc_mode_flag);
Switching from DC to transient.  VERILOG time 0 (units of 100ps) corresponds to spectre time 0.




但是在modelsim里面,跑数字仿真,从来不需要DC解啊?为什么在混合电路spectreVerilog仿真的时候,就出现了?怎么解决呢?
求大牛指导啊!
发表于 2014-5-14 11:51:11 | 显示全部楼层
模拟仿真,一般都有一个迭代起点,即DC点。
 楼主| 发表于 2014-5-14 12:34:13 | 显示全部楼层
回复 2# peleGuo


嗯,谢谢亲的回复。   但这个是混合仿真,模拟电路部分是有结果的,模数接口也是对的,但是保存的数字电路内部信号没有存下来啊。求帮助啊!
 楼主| 发表于 2014-5-14 23:44:29 | 显示全部楼层
关于初始值,用config,functional仿真的时候,数字电路部分的初始状态,可以用initial在Verilog文件里写。
但是这样设置之后,.log文件还是会报message的。
对仿真结果有没有影响?
求大神指导一下啊~
发表于 2014-10-17 15:03:15 | 显示全部楼层
回复 4# wendyyang100


    楼主这个问题最后怎么解决的啊?我也碰到同样的问题了,看论坛里只有楼主你一个人提过这个!
发表于 2016-4-18 11:24:05 | 显示全部楼层
回复 5# lilub1988 你好:你的这个问题是如何解决的呢?求指导,,,,,,感谢感谢
发表于 2016-7-31 21:39:56 | 显示全部楼层
回复 1# wendyyang100


   请问楼主有没有解决,我也遇到了相同的问题,想要向你咨询一下,谢谢了!
发表于 2019-8-6 11:34:47 | 显示全部楼层
我也遇到了同样的问题,楼主怎么解决的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:15 , Processed in 0.022342 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表