hold不满足

topkingstar · 发表于 2014-5-4 10:54:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 topkingstar 于 2014-5-4 10:55 编辑

哪位大神帮忙看看，小弟先谢过了！
综合布局布线后，quartus没提示时序不满足，用modelsim仿真的频率也低于Fmax,但是后仿出现错误，如下

Error: D:/modeltech_6.6b/altera/altera_primitives.v(287): $hold( posedge clk &&& reset:1099898665 ps, ena:1099898687 ps, 244 ps );
# Time: 1099898687 ps Iteration: 0 Instance: /filter_tb/inst_filter/\inst_sinc1|data_ch1_dly_9_

acgoal · 发表于 2014-5-5 23:00:19

回复 1# topkingstar

没贴全，看不出来什么问题。

gjb649666926 · 发表于 2014-5-5 23:23:52

你的testbench里面的timescale怎么设定的，最好 1ns/1ps,然后clock不能太低，要高于clock的约束时钟，hold不满足有可能是因为clock慢了。

topkingstar · 发表于 2014-5-6 16:41:59

回复 3# gjb649666926

谢谢啊！综合后的文件和testbench中我都用1ns / 1ps,但是不是这个问题，我把时钟频率降了降就ok了。

huanguestc002 · 发表于 2014-5-6 16:44:06

回复 3# gjb649666926

hold与时钟频率没关系吧

lixinsir · 发表于 2014-5-6 16:49:59

问题先描述清楚啊

wang09123 · 发表于 2014-5-7 08:46:05

hold跟频率没有关系

xmxn3559 · 发表于 2014-5-9 15:23:03

hold跟频率没有关系，下个数据来的太快了，走慢点

diyangguang · 发表于 2014-5-9 19:58:12

可能为异步路径

[求助] hold不满足

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1