设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 数字VLSI芯片设计—使用Cadence和Synopsys CAD工具（不 ...

123 / 3 页下一页

发新帖

楼主: yydlovefyh

[资料] 数字VLSI芯片设计—使用Cadence和Synopsys CAD工具（不看后悔）

发表于 2019-12-22 16:51:14 | 显示全部楼层

dingyix

回复支持反对

发表于 2020-4-26 22:31:47 | 显示全部楼层

谢谢分享~

回复支持反对

发表于 2020-4-27 00:47:56 | 显示全部楼层

感谢楼主分享资料

回复支持反对

发表于 2020-11-27 14:41:21 | 显示全部楼层

good book.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-11-29 12:32:49 | 显示全部楼层

good book.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-11-29 12:48:10 | 显示全部楼层

thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-5-17 09:39:56 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-3-21 15:04:00 | 显示全部楼层

数字VLSI芯片设计—使用Cadence和Synopsys CAD工具

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-3-21 15:06:56 | 显示全部楼层

数字VLSI芯片设计—使用Cadence和Synopsys CAD工具

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-6-26 17:27:28 | 显示全部楼层

Thanks a lot

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-15 08:37 , Processed in 0.022027 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表