calibre lvs 自动提取网表，以及报告的版图定位问题

云飘如水

我这里有两个问题希望得到帮助：假设我的layout top cell为ADC，所在的lib为"L"；与其匹配的schematic所在lib为"S"；同事有另外一个lib “A” 同样包含top cell的ADC，那么我的问题如下：

1），calibre lvs验证时，netlist里面的"Export from schematic viewer"选中，同时"S"对应的ADC的电路是打开的，仍旧不能自动提取网表，lvs验证同样提示要选择电路；除非打开的ADC的电路是和layout在同一lib里面，可以被自动提取。



2），当验证结束，查看drc/lvs错误报告时，本应该定位''L"里面的版图，但是点击错误信息，会弹出"A"中ADC的版图，即被错误定位了版图。


请问上面两个问题要做怎样的处理？我之前用2010版eda是没有这个问题的，只是最近用2013版才出现的，理论上应该只是option的问题。

rong00i8

查看runset以及rule文件看是否有问题。

云飘如水

回复 2# rong00i8


   谢谢，感觉应该不是这个问题，因为同样的set file来做，2010和2013的情况会不同。不过可以肯定有某个设置问题，暂时确定不了而已！