icc antenna, port gate area information

liqianfeng123

刚入手icc不久，用icc做天线效应检查的时候，有“skipping antenna analysis for net xx The pin xxx on cell xxxx does not enough gate area information”的warning，内部的天线效应问题icc进行了修复，但是将导出的.gds2版图导入到candence，然后用calibra做天线效应检查时发现输入输出端口处有很多天线效应问题，也有好几十个，手动修复的话感觉有点多，最好是能够在做icc时就能够修复的，希望各位大神们出出主意的，小弟再此先谢过了。

Rucas

回复 1# liqianfeng123


   是不是要设置一个port的gate size？
我不知道哦，瞎说的。你可以试试看

liqianfeng123

回复 2# Rucas


   主要是port的信息不知道怎么添加上去，看到有人问过类似的帖子的，不过后来沉了。。。

liqianfeng123

http://bbs.eetop.cn/thread-417838-1-1.html

Rucas

回复 3# liqianfeng123


   我昨天也遇到这个问题，刚才我就加了gate size试了试，尽量设置小点，这个Warning就没了，你可以试试看

liqianfeng123

gate size 我不知道该怎么加进去，能给我讲下你是怎么加进去的么

liqianfeng123

我在floorplan之前设定了pin的大小都是0.28*0.28的，貌似还是不能够将gate size的信息加载进去，还是出现了那个警告。

liqianfeng123

回复 5# Rucas


   

我在floorplan之前设定了pin的大小都是0.28*0.28的，貌似还是不能够将gate size的信息加载进去，还是出现了那个警告。

szquietman

回复 6# liqianfeng123


我知道一种方法，在std cell的milkyway库里添加.

如果是lef转过来的milkyway，则自动存在milkyway里。
如果不是，则需要导入clf文件到milkyway里去。或者使用definegatesize/definediodeprotection来做。

liqianfeng123

回复 9# szquietman


   我是之前用astro做过的，astro用到的那个clf文件中的确是有defineGateSize/defineDiodeProtection的，然后我按照格式写了个icc所用的检查天线效应的tcl文件，只包括了clf文件中前面一部分的金属层和过孔的信息，就是不知道怎么把defineGateSize/defineDiodeProtection的信息也提供给icc做天线效应检查。

icc中antenna文件