在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5315|回复: 4

[求助] 求教VCS启动verilog文件时无法打开的问题

[复制链接]
发表于 2014-3-26 11:24:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
错误提示如下:
Parsing design file 'Intro_Top.v'

Error-[V2KS] Verilog IEEE 1364-2000 syntax used
Intro_Top.v, 17
  Verilog 2000 IEEE 1364-2000 syntax used : Ansi style port declaration.

Please compile with +v2k to support this construct.


Parsing design file 'TestBench.v'

Error-[SFCOR]
Source file cannot be opened
  Source file "../../VCS/Extras.inc" cannot be opened for reading due to 'No
  such file or directory'.

Please fix above issue and compile again.
  "TestBench.v", 24
  Source info: `include "../../VCS/Extras.inc"


我是在自己电脑上破解安装的,DC可以正常使用,但VCS启动时,命令vcs -RI xx.v xxx.v 之后就出现上述错误提示。
求教....
发表于 2014-3-26 13:33:41 | 显示全部楼层
Please compile with +v2k to support this construct.
发表于 2014-4-8 21:16:47 | 显示全部楼层
你用的是2001的语法吧?
发表于 2021-9-15 16:20:30 | 显示全部楼层


A1985 发表于 2014-3-26 13:33
Please compile with +v2k to support this construct.


是的,可以正常运行了
发表于 2021-9-15 16:21:24 | 显示全部楼层
eg: vcs -f TestBench.v +v2k
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:47 , Processed in 0.020216 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表