询问有关encounter寄生参数提取后后仿无延迟信息

Cadence—IC

挽尊啊

Synopsys-IC

挽尊！！！！每天看看

mnluan

PT和DC导出的sdf文件版本一样么？既然sdf里面你确定有延时信息了，而后仿表现不出来，那就只能怀疑延时信息没有被反标上去。

ps:该不会你后仿用的是DC综合后的网表吧？哈哈。

Cadence—IC

回复 13# mnluan


   关于朋友你的分析，我再说说，首先一开始的后仿是用encounter生成spef文件，再倒入到PT中生成sdf文件，然后通过这个sdf作后仿真，然后查看这个生成的sdf文件，可以明确的看出文件里是有延迟信息的，但是在波形查看的时候却无法查到；   对于上述情况，我进行了分析，查看是工艺文件的问题还是自身的设计环境问题，然后进行了如下测试：
   1、先直接由DC综合完成后生成sdf文件和网表文件，将此两个文件用于后仿，此时可以明确的在波形中看出延迟；
   2、将DC综合完后的网表和sdc文件用在pt中，由PT生成sdf文件，将DC综合完后的网表和PT生成的SDF文件用于后仿可以发现，此时已经在波形仿真中看不到延迟了，说明问题就是出在DC和PT两个之中；
   3、按照之前版主说的直接由encounter生成sdf文件，再根据PR以后生成的网标文件一起进行后仿，报了很多warning，但是从波形中查看仍然是没有延迟的，其中也进行过sdf文件版本的修改和测试，依然不能产生波形延迟，但是sdf文件里都是有延迟参数在里面的
    PS：后仿一开始用的encounter的生成的网表文件。

Cadence—IC

等待高人回复啊，这个问题应该不止我一个人发现吧

Cadence—IC

顶起来！！！！！！

damonzhao

你现在用的啥工艺文件？

Cadence—IC

回复 17# damonzhao


   现在是用TSMC0.25的工艺，但是后仿没有延迟出来，但是用PT做的sdf文件里又有延迟在文件里，而设计环境又没什么问题，所以问一下有问题的地方会出在哪儿？

Synopsys-IC

回复 17# damonzhao


   版主我再补充一下现在我所发现的情况，现在根据PR以后生成的spef文件导入PT后生成的sdf文件，在这个sdf文件里是可以很容易的发现延迟已经很成功的加载入了sdf文件里，所以可以确定这个sdf文件应该是没有问题的，但是现在用这个sdf文件和PR以后生成的门级网表文件一起做后仿，跑VCS，产生fsdb文件通过verdi来查看波形，而此时看到的波形跟理想状况下的功能仿真，一样，就是没有一点儿延迟进入，所以我想知道这样的一个现象，我们的问题到底出在哪儿？   附：在运行的后仿时候，所使用的testbench文件中我们引入了如下代码在testbench.v里
        initial
        begin
           $sdf_annotate("design.sdf",design,,"design.log","TYPICAL",,);
        end
        initial
        begin
           $fsdbDumpfile("design.fsdb");
           $fsdbDumpvars;
        end
在后仿VCS时候，并没有报任何error和warning

小干爹z2z

楼主头像不错 我灌水了 我错了