Pipeline ADC中1.5/stage的MDAC问题求助

jiangdw

详细叙述一下我出现的问题，在Ｐｉｐｅｌｉｎｅ　ＡＤＣ中，手头上有两个运放，一个一级的，一个两级的，采用一样的开关电容式共模反馈电路，但是目前，仅仅一级运放的MDAC电路能够仿真出来正确的结果，同样的电路结构，同样的时序，同样的输入，仿真出来的结果却一个正确一个错误，试过更改电容，试过调整后面的负载，输入电平也尝试调整过，但是两级运放的输出结果就是不对，请大神给指教一下，我应该从哪个方面入手解决这个问题，目前是MDAC拉出来单独仿真，参考电平目前悬空，所有仿真的条件都是一致的（除了运放），1.1V供电电压，40nm,共模选的750m,单端输入为750+—125m,负载1.2p,采样电容，600fF,另外两级运放可以完成ＳＨ电路的采样功能，证明运放有这个能力，外部给的电平也是一样的。仅仅把不正确的结果贴出来，让大家给我点建议，谢谢了，目前我猜测一个可能是时序问题导致运放没有正常工作，另外一个是共模电平没处理好，或者自己犯二把某根线接错了。