20V opamp design

mpig09

Hi all:
I need to design a OPAmp that operate at VDD=5~20V,
do you have any paper or circuit for me?

Thanks. for your reply.
mpig

xjf20072608

大哥，你还是讲中文吧

jiang_shuguo

   

Hi all:
I need to design a OPAmp that operate at VDD=5~20V,
do you have any paper or circuit for m ...
mpig09 发表于 2014-3-6 15:29

                               
登录/注册后可看大图

    Could you show me the detial spec of you opamp?

darkkiller

工艺、速度、开环增益、带宽。。。。。。？

mpig09

Hi jiang_shuguo and darkkiller:

1. process: 0.18um High Voltage BCD
2. VDD: 5~20V
3. Gain: > 40dB
4. unit gain freq: 1.5MHz
5. output load : 10pF

Thanks for your reply.
mpig

jiang_shuguo

   

Hi jiang_shuguo and darkkiller:

1. process: 0.18um High Voltage BCD
2. VDD: 5~20V
3. Gain: > 40 ...
mpig09 发表于 2014-3-6 17:05

                               
登录/注册后可看大图

   is your opamp a amplifier block or a product? can you give some application note about it?

jiang_shuguo

for the first stage of opamp， you may need something  likes LDO to translate 5-20V input to  low voltage stably （to reduce voltage induce system offset and other issue）.
for the second stage of opamp， you may need push-pull structure (like class ab),and this stage  can bear high voltage and driving large load cap fast.

andy2000a

   

Hi jiang_shuguo and darkkiller:

1. process: 0.18um High Voltage BCD
2. VDD: 5~20V
3. Gain: > 40dB
4. unit gain freq: 1.5MHz
5. output load : 10pF

Thanks for your reply..
mpig09 发表于 2014-3-6 17:05

                               
登录/注册后可看大图

如果VDD 到20V  那一般得使用 24~30v process , 再來一般來說 0.35um 下都是
BCD process

當然有某些 front end 0.18um , back end 0.5um 也說自己是0.18um , 但其實算 0.5um .

0.5um 老的Process 會是 dual gate => thin + thick gate ,  40v 一般 OXIDE 約 1000A ,  5v 一般 300A

0.18um 如果真使用 BCD process , 問題來了, LDMOS gate 是低壓一般會使用 LDmos drian 去隔高壓給內容 op input stage
, 但是如此一來 op input 不會看到高壓 ,  可是如果 OP 本身是 5~20v 電壓?

還有一類使用的是 bipolar process , 我看過一些 high volt OP 都使用 bipolar process .

至於 BCD 內的 Bipolar .. 有些代工廠的 bipolar 跟本是低壓. 去看 i-v curve   meas/simulation , 有些代工廠的連 Vce Vcbo  leakage
都寫不清楚 , 以前就碰過發生 leakage , 明明還沒到制程電壓但就是 上不去 , 代工廠才說小漏電.  但是 某些 bipolar beta 是破千
   一個小漏電就微通 ..

一般來說CMOS 都 level 49 , 66 .反兒 bipolar  gummel pole model ,這是很老很簡易MODEL , 很多連 corner model 都是 fitting
不是實際 wafer WAT 量到, 這些 bipolar 很多代工廠都當他是寄生或是  不準 model  , 因為可能 台灣 或大陸IC 設計 比較喜歡使用 MOS
, 不過 我也看過有些 designer 會 bipolar + mos 混用, 拿 bipolar 當 clamp voltage ..使用方式比較怪 . bipolar design 是 current driving , mos 是 volt driving  , 但有些混用, 以往我們 CMOS 使用 Bipolar 比較偏書上拿來當乘法  square sum/sub ,
current 加減 或 bandgap ,  說真的我對CMOS 代工場內 bipolar  model 都是懷疑 因為 MODEL 本來參數就無法跟 CMOS 比 , 實際上
使用 bipolar 的RD 也不太會用其他地方, 當然還有 RF 會使用 Bipolar , 不過 還有 VBIC model .
離題 ..

總之你得先看 op  input range ..如果真要輸入 5~20v , 但是 你只有 LDMOS  , 且 vgs <5v 能使用 該如何做??
  level shift ??

mpig09

Hi jiang_shuguo:
The OPA is used in a LDO.
The OPA will as a error amplifier to driver PMOS pass device.
------------------------------------------------------------------------------
Hi andy2000a:
1. Because the project is a LDO,
    so the input range is small (bandgap voltage).
2. Only VDD range is 5~20V.
3. Yes, the process limits the Vgs of LDMOS< 5V

Thanks.
mpig

lovexxnu

这个LS讲的太清楚了 呵呵 一般.18 BCD 的CMOS是1.8V或者5v，5V以上的都是LDMOS,默认是用来处理大信号的，不能拿来做opamp design，LZ要先把应用搞清出再做