spectreverilog仿真问题求助

perfect_ic · 发表于 2014-2-27 16:07:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

模拟模块纯粹是一个pulse信号，数字部分是一个反相器（用verilog代码写的），采用spectreverilog仿真，发现模拟的pulse信号输出正常，而经过数字的反相器后输出不正常，一直是一个低电平信号，这种结果是怎么造成的？感觉模拟信号进不去数字模块，不能被数字模块处理！！是不是哪里没设置好呢？求高手赐教。

nkxp · 发表于 2014-2-27 16:13:05

先搞清楚流程，然后确认一下你的model IO和parameter设置的是否正确。

rong00i8 · 发表于 2014-2-27 18:33:54

接口部分电平定义

perfect_ic · 发表于 2014-2-27 18:45:48

接口部分电平定义
rong00i8 发表于 2014-2-27 18:33

登录/注册后可看大图

具体怎么操作，还望明说，我改来改去还是输出全是低电位。

[求助] spectreverilog仿真问题求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2