在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6757|回复: 23

[求助] PLL 三阶滤波器 纹波1mV

[复制链接]
发表于 2014-2-24 14:30:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,PLL采用的是三阶的LPF ,LPF的结构为 VJ2@9_B5EJ)O5I(}7W8QT.jpg ,输出结果纹波很严重,约为1mV,请问具体的产生原因,相位裕度为70 deg左右,请各路大神赐教。如:零极点问题,环路带宽的问题等等。。。。。
 楼主| 发表于 2014-2-24 15:08:28 | 显示全部楼层
补充一下,此时PLL的各个模块是用VerilogA建模的
发表于 2014-2-24 16:55:43 | 显示全部楼层
注意UP/DOWN 電流的不匹配效應

以及charge sharing 和 feed-through
发表于 2014-2-24 17:31:31 | 显示全部楼层
verilog A 建模,意思是前面的PFD+CP等电路都是理想的 。 1mv确实很大
发表于 2014-2-24 20:11:34 | 显示全部楼层
此时有phase error吗?这个纹波来自哪里应该仿的出来
发表于 2014-2-25 00:38:54 | 显示全部楼层
我猜电阻太大
发表于 2014-2-25 10:17:04 | 显示全部楼层
检查一下up和dn current
 楼主| 发表于 2014-2-25 11:53:27 | 显示全部楼层
回复 6# hezudao

你觉得是第三阶的过大造成的么?还是第一阶上的零点电阻
发表于 2014-2-25 12:04:28 | 显示全部楼层
R3太大了!
发表于 2014-2-25 12:05:10 | 显示全部楼层
三阶一般没有必要!可以从仿真看出,改进其他结构更有效果
二阶够了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 16:17 , Processed in 0.637030 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表