在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2152|回复: 3

[求助] 对于逻辑太复杂导致的congestion问题,后端如何解决?

[复制链接]
发表于 2014-2-21 10:11:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,由于算法需要,逻辑很复杂, 综合出的 netlist ,寄存器输出端的 fanout endpoint 都很大,即一个寄存器的输出结果要提供给好几千个寄存器使用,中间的组合逻辑 很多是pin脚很多的std cell,如AO222。
这样,在后端阶段看到该模块出现congestion问题,绕线很困难,对于这样的问题, 除了加blockage增加面积外,还有什么方法解决?
发表于 2014-2-21 11:44:50 | 显示全部楼层
http://bbs.eetop.cn/thread-304535-1-1.html
里面的方法可以一试
发表于 2014-2-22 14:35:35 | 显示全部楼层
copy the high fan-out  logic to improve timing, at the expense of chip area.
发表于 2014-2-22 18:21:36 | 显示全部楼层
是走的DCT spg流程?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:44 , Processed in 0.022647 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表