在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1787|回复: 3

[求助] 直接调用库单元,但综合后的门级网表中没有体现

[复制链接]
发表于 2014-2-13 10:57:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我将verilog中的语句
assign out = sel? a : b;
替换成库里面的mux单元
MUX2SIXT1X u_mux1 (.Z(out), .A(a), .B(b), .S0(sel));

但是在综合后的.gv中发现 它没有用u_mux1来实现,而是随意用
MUX2SIXT1X U833 (.Z(out), .A(a), .B(b), .S0(n336));实现

因为我想对sel进行约束,所以必须用固定cell名,要不人每次综合的U833都变,无法实现约束。

谢谢。
 楼主| 发表于 2014-2-17 16:43:11 | 显示全部楼层
gv中还有很多这样的mux:MUX2SIXT1X,有童鞋说给打平了,请大家看看。
如果在你们的verilog中修改,看是不是也出现这样的情况
发表于 2014-2-17 17:09:45 | 显示全部楼层
set_dont_touch ?
 楼主| 发表于 2014-2-19 09:15:00 | 显示全部楼层
解决方法就是,打包
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:24 , Processed in 0.019930 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表