东芝0.13um BCD工艺论文

xiaowanzi88 · 发表于 2014-2-7 13:06:49

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

isdsd_bicd_013_proceeding.pdf (387.64 KB, 下载次数: 225 ) 如题！

xiaowanzi88 · 发表于 2014-2-7 14:07:53

想玩５Mhz 开关频率DC-DC的就好好看看吧！小日本那是远远超过我们了啊

cliassh · 发表于 2014-2-8 05:50:46

回复 2# xiaowanzi88

请问它厉害在哪里？我是power IC的初学者，不过我知道韩国有类似的工艺，Ron*Area也和这个差不多。

andy2000a · 发表于 2014-2-8 10:25:09

５Mhz 开关频率DC-DC ?
國外不是都有 30M~ 100M Dc dc
Intel haswell CPU 旁的IVRM 就是 30MHZ dc to dc

xuleiwx · 发表于 2014-2-10 11:17:10

是关于LDMOS管的。

yuxi · 发表于 2014-2-10 14:47:28

谢谢。加油

suk.qi · 发表于 2014-4-25 12:03:35

Toshiba’s 5th generation BiCD/CD-0.13 is a new
process platform for analog power applications based on 0.13μm
CMOS technology. The process platform has six varieties of
rated voltage, 5V, 6V, 18V, 25V, 40V, and 60V. 5 to 18V CD-0.13
process use P-type silicon substrate. 25 to 60V BiCD-0.13
process use N-Epi wafer with N+/P+ buried layer on P type
silicon substrate.

suk.qi · 发表于 2014-4-25 12:03:56

Toshiba’s 5th generation BiCD/CD-0.13 is a new
process platform for analog power applications based on 0.13μm
CMOS technology. The process platform has six varieties of
rated voltage, 5V, 6V, 18V, 25V, 40V, and 60V. 5 to 18V CD-0.13
process use P-type silicon substrate. 25 to 60V BiCD-0.13
process use N-Epi wafer with N+/P+ buried layer on P type
silicon substrate.

markhorrow · 发表于 2014-4-25 12:28:15

非常感谢提供！

caesar_zhang · 发表于 2015-4-23 19:14:25

师夷长技以制夷

[资料] 东芝0.13um BCD工艺论文

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2