在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 5747|回复: 6

[求助] 格点问题

[复制链接]
发表于 2014-1-19 19:18:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
设计规则规定的格点例如为0.5,版图设计时设置为0.1,会有什么影响?对生产出来的芯片会有什么影响?
发表于 2014-1-20 08:53:39 | 显示全部楼层
回复 1# zgf85644958


    加工精度达不到呗。出来的芯片特性跟你仿真的结果肯定有出入。但是你还怪不着foundry。
回复 支持 反对

使用道具 举报

发表于 2014-1-20 09:31:12 | 显示全部楼层
通常是良率差點
或者被退件
回复 支持 反对

使用道具 举报

发表于 2014-1-20 14:45:15 | 显示全部楼层
这种情况下,真正制版时,制版图形与画的图形会有格点范围内的偏移。
回复 支持 反对

使用道具 举报

发表于 2014-1-20 15:42:56 | 显示全部楼层
回复 1# zgf85644958


    DRC检查报错不?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-1-20 22:22:34 | 显示全部楼层
回复 2# danglang


   用path画的图形为什么没问题呢?
回复 支持 反对

使用道具 举报

发表于 2014-1-22 10:53:26 | 显示全部楼层
回复 6# zgf85644958


   用path走45°线也会有offgrid的问题啊。不信拿尺子量量就知道。至于是否会DRC报错,这个似乎跟DRC设置有关吧。具体的我就不知道了,期待高手解答。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-8 00:42 , Processed in 0.014392 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表