开源软核学习笔记04（从10天实现处理器—OpenMIPS开发笔记找思路）——2014_1_19

oldbeginner

*************************************
1、取指阶段的计算机组成原理理解

*************************************







*********************
哪个好呢？

oldbeginner

*************************************
2、译码阶段的计算机组成原理理解

*************************************



译码阶段的输入赋值和输出赋值是在不同周期执行的，

输出是立即执行，变量赋值；
输入是下一周期执行，信号赋值。



*****************************************

oldbeginner

*************************************
3、执行阶段的计算机组成原理理解

*************************************


ID/EX 和上一阶段不一致的原因是，两者都是局部的展示，不是完整的。



*********************************

oldbeginner

*************************************
4、访存阶段的计算机组成原理理解

*************************************




确实很简单

*************************************

oldbeginner

*************************************
5、回写阶段的计算机组成原理理解

*************************************







**********************************

oldbeginner

******************************
regfile 的接口 rf_o 和 rf_i

******************************

rf_o 和 rf_i 的定义在stdlib.vhd 文件中，
rf_o --iu与Regfile之间的接口信号，相对Regfile而言是输入

rf_i --iu与Regfile之间的接口信号，相对Regfile而言是输出

接口映射是在 OpenMIPS.vhd 文件中，



还不理解映射是如何实现的，下一步再理解。

oldbeginner

***********************************
端口映射的更正

***********************************
上面的示意图理解错了，

在OpenMIPS.vhd 文件中，
        component iu   port (
                 clk   : in  std_logic;
                 rst  : in  std_logic;
     imem_addr : out word;
     imem_data : in  word;

                 rf_o   : out iregfile_in_type;            
                 rf_i   : in  iregfile_out_type
                 );

但是映射时，
iu0 : iu port map (clk, rst, imem_addr, imem_data, rf_i, rf_o);

iu映射时，rf_i 和 rf_o 颠倒顺序，这样实际情况如下图，





**********************************

再复习一下，

oldbeginner

*********************************************
完整的流水线

*********************************************

oldbeginner

按照iu.vhd 的顺序再执行一遍，



5个阶段并不是并发的。

oldbeginner

****************************************
inst_decode 过程
****************************************
首先理解一下什么是过程


然后，对inst_decode 理解




*************************************
                 case op is
                        when EXE_ORI  => rfe1 := '1'; wreg :='1'; rdo := inst(20 downto 16);
                                         aluop := EXE_OR_OP;  alusel := EXE_RES_LOGIC; inst_valid := '1';
                                         imm(15 downto 0) := inst(15 downto 0);
                        when others =>
                 end case;
**************************************

EXE_ORI 的定义在stdlib 中， 因为只处理ORI函数，所以 when others=> 什么都不做。

****************************************
logic_op 过程
****************************************
  procedure logic_op(r : registers; aluin1, aluin2: word;
    logicres : out word) is
          variable logicout : word;
        begin
            logicout := (others => '0');
                 case r.e.aluop is
                        when EXE_OR_OP  => logicout := aluin1 or aluin2;
                        when others => logicout := (others => '-');
                 end case;
                 logicres := logicout;
  end;

或 运算的实现。

****************************************
opdata_select 过程
****************************************
  procedure opdata_select(r,v: registers; opdata1 : out word; opdata2: out word) is
        begin
           if r.e.rfe1='0' then
             opdata1 := r.e.imm;                            --源操作数是立即数
     else     
       opdata1 := r.e.reg1;                     
     end if;
     
     if r.e.rfe2='0' then
             opdata2 := r.e.imm;                            --源操作数是立即数
     else     
       opdata2 := r.e.reg2;                     
     end if;
  end;

begin
*******************************

通过rfe1 rfe2 来控制
--操作数选择，是立即数还是寄存器的值
rfe1 rfe2的值是在 inst_decode 过程中被确定的。