ATPG问题，DRC出错

767616852

我用DFT以后得。spf文件和.v文件，我把.v文件调整连线顺序，就是改变电路的连线结构之后，去做ATPG时用的是之前生成的。spf文件，我认为他们时序是一样的，但是drc时出现了错误！但是我用这个电路结构已经成功的做的encounter了
错误提示如下：
error：Wire gate  (11918) failed contention ability check for drivers 15004 and 11917.  Wire summary: #wire_gates=1
     Contention status: #pass=0, #fail=1, #abort=0, #not_analyzed=0
  Bus/Wire contention ability checking completed, cpu time=-0.00 sec.
  ------------------------------------------------------------------------------
Error: Design rules checking failed: cannot exit DRC command mode. (M100)

没能有更加详细的信息，这个信息我看不懂到底提示的是什么错误！！