设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 清晰扫描版：systemverilog验证 测试平台编写指南 ...
1 ...141516171819202122
返回列表 发新帖
楼主: lizhihello

[资料] 清晰扫描版：systemverilog验证 测试平台编写指南

[复制链接]
发表于 2023-7-23 23:52:42 | 显示全部楼层
好人啊，楼主
回复 支持 反对

使用道具 举报

inkyin
发表于 2023-7-30 22:41:25 | 显示全部楼层
thx a lot!!!
回复 支持 反对

使用道具 举报

发表于 2023-10-19 15:39:02 | 显示全部楼层
下載學習。辛苦了，謝謝
回复 支持 反对

使用道具 举报

发表于 2024-1-15 15:53:33 | 显示全部楼层
我怎么显示打不开呢，rar压缩错误呀
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-1-16 10:20:09 | 显示全部楼层
下载看看
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1 ...141516171819202122
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-13 21:08 , Processed in 0.018410 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表