在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7186|回复: 15

请教:关于锁相环测试的问题

[复制链接]
发表于 2007-3-5 22:04:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
测试时发现输出频率较高时,输出波形就不是全摆幅了,本来理想的矩形波也变成了类似正选波的形状,其噪声特性(jitter)也变得很差。现在暂时把问题归结到输出pad的驱动能力不足,我想事实上这肯定是一个原因。
  我的问题是:驱动能力不足造成的输出波形变差对jitter有什么影响?这种情况又该怎么进行jitter测量呢?如何评价测量的结果呢?
发表于 2007-3-6 14:41:20 | 显示全部楼层

有兴趣!

非常有兴趣。
不知道楼主解决问题问题没有?找到原因请告诉我!
发表于 2007-3-7 13:04:46 | 显示全部楼层
也许是负载过高啊,不过这跟PAD驱动能力不足其实一样,测量的时候还是拿个shimit触发器整形后再测
发表于 2007-3-7 19:44:32 | 显示全部楼层
如果驱动能力不够,上升沿和下降沿变得不够陡峭,power就会注入较多的
噪声,jitter会变得较差
发表于 2007-3-10 22:24:58 | 显示全部楼层
频率多高?是不是反射或者是衰减了?是否有电路匹配问。
我们测试的时候,高频时钟很多都是变成正弦波了,这也与测试工具有关吧!?
不知你是用什么测试jitter的呢?是专门测试jitter的,还是用高频示波器?需要软件分析吗?怎么分析的?希望指教以下,谢谢!
 楼主| 发表于 2007-3-10 23:48:40 | 显示全部楼层
我的测试工具是高频的示波器,这个示波器具有专门测量jitter的模块。是有可能跟输出的负载或匹配有关,想请教大家如果真的是工具或负载的问题,该怎么解决呢?
发表于 2007-3-26 20:21:05 | 显示全部楼层

看到一本书上的对于PLL的测试结果
用HP E4007B spectrum analyzer and LabVIEW测试
973MHZ PLL的单边带相位噪声
还有的做瞬态分析用LeCroy WavePro 960 oscilloscope
哦还有一个,频谱测量用Agilent E4440A spectrum analyzer
就知道这些了,
我那个PLL相位噪声仿真还没有做呢,哦,是不会做
哪位高手指点一下啊,HSPICE可以做吗?
不行的话用SPECTRE怎么做?用PSS分析?参数怎么设置?
谢谢啦
发表于 2007-4-25 09:53:27 | 显示全部楼层
没遇到过这么复杂的问题 ,请教
发表于 2011-1-9 16:10:58 | 显示全部楼层
有兴趣!
发表于 2011-1-10 00:49:27 | 显示全部楼层
看到一些人的成长
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:39 , Processed in 0.040762 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表