在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1587|回复: 3

[求助] ATPG PRBLEM WITH tetramax!请教大牛!

[复制链接]
发表于 2013-11-25 11:28:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
芯片开始后要经过两个端口(一个时钟(5MHZ),一个数据(100001000)),使得内部信号hier/y为一号才能进入测试模式,请问
如何在STIL中定义这一行为,从而产生test pattern?
 楼主| 发表于 2013-11-26 09:05:49 | 显示全部楼层
没人回复吗!
发表于 2013-12-7 23:03:41 | 显示全部楼层
可以这样吧,一个周期,一个周期的给,连续给9个周期,同时每个时钟信号为1时,也输入信号为数据的相对应的数值.
 楼主| 发表于 2013-12-11 09:40:30 | 显示全部楼层
多谢,现在setup信号对了,但到shift该信号又是X 了,不解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:27 , Processed in 0.016957 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表