设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › xilinx平台DDR3设计教程之仿真与综合篇_中文版教程 ...

1 ... 47 48 49 505152 53 54 55 ... 72 / 72 页下一页

返回列表发新帖

楼主: waterbeef

[原创] xilinx平台DDR3设计教程之仿真与综合篇_中文版教程

发表于 2016-4-11 10:16:52 | 显示全部楼层

see see

回复支持反对

使用道具举报

发表于 2016-4-11 10:19:56 | 显示全部楼层

see see

回复支持反对

使用道具举报

发表于 2016-4-11 10:20:50 | 显示全部楼层

see see

回复支持反对

使用道具举报

发表于 2016-4-11 10:21:37 | 显示全部楼层

see see

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-4-11 10:22:42 | 显示全部楼层

see see

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-4-15 15:17:13 | 显示全部楼层

真的不错，谢谢了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-4-18 15:03:11 | 显示全部楼层

DDR2的是不是与这个类似下来参考！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-4-18 16:16:04 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-4-20 15:58:24 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-4-22 10:27:29 | 显示全部楼层

看了Aurora大受启发，觉得DDR3更值得期待~~ 谢谢楼主！

回复支持反对

使用道具举报

1 ... 47 48 49 505152 53 54 55 ... 72 / 72 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-14 03:35 , Processed in 0.018389 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表