在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8688|回复: 12

[讨论] 为什么要限制Max Fanout?

[复制链接]
发表于 2013-11-23 20:27:49 | 显示全部楼层 |阅读模式
100资产
限制Max Cap是合理的,因为电容太大EM会违规。限制Max Tran也是合理的,Tran太缓DC功耗太大。


但是限制Max Fanout是个什么道理?Cell有大有小,难道我驱动31个X32的Cell就行,驱动33个XL的Cell就不行?

发表于 2013-11-23 23:07:20 | 显示全部楼层
现在有些lib里的确是没有max fanout的要求了,但如果fanout太大,走线面积大,对congestion 有影响,对时序优化也不利。
发表于 2013-11-24 18:14:25 | 显示全部楼层
本帖最后由 sjtusonic 于 2013-11-24 18:16 编辑

cap太大会导致lib查找表超范围,对避免这个为目的来说,cap、tran即可。fanout也会从另一角度限制cap过大。


另外,设fanout能影响congestion,线长等。
发表于 2013-12-12 11:01:42 | 显示全部楼层
只是一个soft的约束,主要给pnr工具用的,用于限制cap过大,并不是signoff的标准。
发表于 2013-12-12 11:03:10 | 显示全部楼层
主要是给pnr工具用的,用于在前期保证不会有太大的cap,不是signoff的标准。
发表于 2013-12-12 14:47:08 | 显示全部楼层
在设计初始阶段,工具不知道cell的物理信息,初始的大Fanout结构会导致对时序估计太乐观。
在设计最终阶段经过对各种violation的修复后,一般不存在大Fanout结构。
为了让工具有一个好的开始,最好根据工艺能力设定合理的Max Fanout值。否则会增加设计迭代次数与时间。
发表于 2017-3-30 21:00:10 | 显示全部楼层
传递信号需要一些电流,虽然CMOS的输入阻抗很大,但是不是无限大只有几M,所以在信号变化是要消耗掉一部分电流,因此产生对FANOUT的限制。
发表于 2017-4-1 14:37:23 | 显示全部楼层
回复 7# xudeqiang


  有意思,这个如何理解?
发表于 2017-4-2 08:14:32 | 显示全部楼层
[url][/url] illustation.bmp
发表于 2021-10-12 14:23:12 | 显示全部楼层


sjtusonic 发表于 2013-11-24 18:14
cap太大会导致lib查找表超范围,对避免这个为目的来说,cap、tran即可。fanout也会从另一角度限制cap过大。 ...


请教,对congestion是有什么影响?不太理解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:56 , Processed in 0.024837 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表