在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: confiope

[求助] 求助大神:DC-DC的功率低PGND和模拟地AGND需要隔离吗?

[复制链接]
 楼主| 发表于 2013-11-20 14:34:07 | 显示全部楼层
回复 3# math123


   非常感谢您!第一个芯片的2和4NWELL为什么不接VCC呢
我觉得接VCC才有隔离空穴,收集电子的作用
 楼主| 发表于 2013-11-20 14:37:43 | 显示全部楼层
回复 3# math123

--------------------楼主的意思是噪声隔离还是latch up啊?
-------------------------------
是噪声隔离吧,其实噪声隔离和防止LATCH UP有相同之处,
我的意思是PGND和AGND之间有没有隔离,
麻烦您帮我查看一下您的芯片,谢谢!
 楼主| 发表于 2013-11-20 18:55:24 | 显示全部楼层
回复 3# math123


   您的第一张图片是BUCK的吧,第六个NWELL接高电位,同样可能会造成寄生NPN导通的。
发表于 2013-11-20 19:14:17 | 显示全部楼层
学习了,多谢~
发表于 2013-11-20 22:46:54 | 显示全部楼层
本帖最后由 math123 于 2013-11-20 22:52 编辑


非常感谢您!第一个芯片的2和4NWELL为什么不接VCC呢
我觉得接VCC才有隔离空穴,收集电子的作用



因为dead zone的存在,在NMOS管关闭的瞬间会由power nmos的BD结来提供这个续流,例如300mA,这个时候NMOS的漏极,衬底,NW的电压分别是-VBE 0 0 ,npn也是可以导通的。

至于为什么NW这里不接VCC,猜测是下面的原因。
    NMOS开通的时候,电流A从VSSP流向电感,当NMOS关闭进入dead zone
    如果接NW接VCCP,在死区时间内电流从VCCP经NW流向电感,因为这个寄生npn的в值小,所以会有A/(в+1)的电流流过VSSP,Aв/(в+1)的电流流过VCC,这时候VSSP的电流就发生了变化。
    如果接NW接VSSP,那么仍然是电流A流过VSSP,和NMOS关闭前一样。
    比较起来前者在储能元件电感放电阶段由VCC去提供这个电流,消耗了正功率,而且整流二极管上面的压降是VCC+VBE,后者的压降是VBE,消耗在二极管上的功率不同。如果加了NW并接VCC,这个功耗的增加在仿真上是体现不出的。




是噪声隔离吧,其实噪声隔离和防止LATCH UP有相同之处,
我的意思是PGND和AGND之间有没有隔离



    两个都是Vin=5V,600mA的buck芯片,第一个功率NMOS周围都是输出驱动电路,测试电路之类的,所以除了最外面那层接power VCC的NW(6)外,没别的隔离了。analog电路都在远处。第二个芯片也是这样,功率NMOS周围都是驱动电路,数字电路,电容电阻之类,又或是保护环之外一开始放的是P管,这些P管外面又一圈窄的N+ ring保护,analog的N管在更远的地方,除了图中的宽P+环没看到其它明显的隔离,反正应该都是对噪声不很敏感的电路。
 楼主| 发表于 2013-11-21 13:00:59 | 显示全部楼层
回复 15# math123


   --------------至于为什么NW这里不接VCC,猜测是下面的原因。
    NMOS开通的时候,电流A从VSSP流向电感,当NMOS关闭进入dead zone
    如果接NW接VCCP,在死区时间内电流从VCCP经NW流向电感,因为这个寄生npn的в值小,所以会有A/(в+1)的电流流过VSSP,Aв/(в+1)的电流流过VCC,这时候VSSP的电流就发生了变化。
    如果接NW接VSSP,那么仍然是电流A流过VSSP,和NMOS关闭前一样。
    比较起来前者在储能元件电感放电阶段由VCC去提供这个电流,消耗了正功率,而且整流二极管上面的压降是VCC+VBE,后者的压降是VBE,消耗在二极管上的功率不同。如果加了NW并接VCC,这个功耗的增加在仿真上是体现不出的。
-------------------------
有道理
发表于 2013-11-21 13:58:08 | 显示全部楼层
nwell is connect to high ,the reason why nwell is not connect to vcc is vcc is not always high.
发表于 2019-1-28 16:53:18 | 显示全部楼层
回复 6# hszgl


   没隔离,测试结果怎么样。
发表于 2019-1-29 12:03:44 | 显示全部楼层
xuexile
发表于 2019-1-29 18:27:22 | 显示全部楼层
回复 9# math123


   如果是衬底被拉高超过VBE,或者NWELL接power VDD比较合适这句话怎么理解?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 02:52 , Processed in 0.020580 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表