net VSS VDD 不会有ANTENNA问题嘛？

manxxxxx · 发表于 2013-11-13 11:46:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

数字版图中，有些cell的gate端直接接到了VSS 或VDD上，VSS VDD的金属面积又特别大，为什么在check ANTENNA时，不会报出来？想了好久，不知道具体原因。望大牛解答。谢谢

王不动 · 发表于 2013-11-13 18:53:58

antenna是击穿poly gate，比较少有管子的gate直接接在vdd vss上，另外，这2条线接了大量的mos管的source端，那个都相当与反偏的二极管，有电子了也很快会被泄放掉

songzm2008 · 发表于 2013-11-13 20:46:14

回复 1# manxxxxx

你的gate应该是接到follow-pin上吧，而follow-pin是metal1的，而你从gate出来的应该是>metal1连出来的吧，所以不会报错的

manxxxxx · 发表于 2013-11-13 21:54:06

回复 2# 王不动

我有另外一种看法，之所以会有ANTENNA，是因为信号线上积累的电荷多，产生了高压击穿poly，那这个高压是相对于衬底的，而我的VDD VSS是通过有源区域衬底相连，所以芯片在制作过程中，我的衬底，VDD , VSS net都保持同一电位的，所以没有ANTENNA问题。有另外一个问题，金属上积累的是正电荷还是负电荷？

manxxxxx · 发表于 2013-11-13 21:55:10

回复 3# songzm2008

没明白您的意思，什么是follow pin？

youlaiyouqu6 · 发表于 2013-11-14 10:09:53

回复 2# 王不动

2楼说的有理，有反偏二极管，ANT的检查规则会变松很多~~

kevin9133023 · 发表于 2013-11-14 11:07:42

本篇樓主可能不太了解 Antenna 原理, Antenna 是指單一 Metal layer在無連接via轉其他Metal時過長造成 Metal Area / Gate Area 大於一定比值, 則連接的 poly gate 在芯片製作時被累積電荷擊穿. 所以一般 Input 信號線會有蠻高機率產生此問題(因為有可能Ouput--> Input使用單一Metal走線過長), 但是 VDD/VSS 不管是 Ring/Strap/Rail 都是使用許多的Metal layer 與 via, 違反 Antenna 機率很低.

不见不知 · 发表于 2013-11-17 22:08:48

回复王不动

我有另外一种看法，之所以会有ANTENNA，是因为信号线上积累的电荷多，产生了高压击穿poly ...
manxxxxx 发表于 2013-11-13 21:54

登录/注册后可看大图

比较赞同这个观点。

damonzhao · 发表于 2013-11-18 17:26:22

回复 1# manxxxxx

TIEHI/LO就是避免VDD/VSS直接接到Gate上的。你说的有些单元的gate接到VDD/VSS上，估计你说的情况的工艺节点也不小吧，.18?.35?有的比较大的工艺节点的都没有ANT检查。

manxxxxx · 发表于 2013-11-19 21:53:38

回复 9# damonzhao

是的。我研究了ANT rule，发现只要是net连到S/D，就不会报ANTENNA问题。。

[求助] net VSS VDD 不会有ANTENNA问题嘛？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2