zynq的问题

hotsauceisme · 发表于 2013-11-13 00:15:08

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

1. 在ise中进行zynq开发时，我先新建一个工程，然后添加arm子系统，在xps中添加axi总线，关闭xps，在ise中创建hdl顶层，综合的时候需要把ddr的管脚绑定吗？是否需要添加ucf文件？我添加了chipscope的cdc文件，但是综合的时候总是提示processing_ps_clk的时钟有问题，我添加了时钟的buffer还是不得行，如何解决呢？

dongdong13333 · 发表于 2013-11-16 21:21:29

友情帮顶~

wanwei1220 · 发表于 2013-12-31 17:04:38

DINGSINGSING

lddyx123 · 发表于 2014-1-16 13:31:57

ddr的管脚是不需要绑定的，也不需要在UCF中体现。你的chipscope用的时钟域是processing_ps_clk吗？换个时钟试试，最好用你要测的信号所在模块的工作时钟。

zz9999 · 发表于 2014-10-23 21:20:27

顶一下

liwei039 · 发表于 2014-11-12 10:34:42

顶一下

[求助] zynq的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1