synopsys DC 综合的问题

qlmei · 发表于 2007-2-27 13:34:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我综合以后的网表总是有assign，在compile前试过下面的command还是没有用，向大家求救呀。
set_fix_multiple_port_nets -all -buffer_constants
set_simple_compile_mode true
set hdlin_keep_signal_name none

lling65 · 发表于 2007-3-28 17:10:26

高人，你用的命令我怎么都看不懂

jianzhongjin · 发表于 2009-4-23 15:31:53

sdfsfsdfs

jianzhongjin · 发表于 2009-4-23 15:34:27

fgdfgdfgdfg

broodchris · 发表于 2009-4-23 18:00:24

建議利用foreach 的command去對所有的module
下set_fix_multiport_nets 的command
我也曾發生過只在最上層下這指令時，還是會有assign的殘留
但是對所有module下過以後，就沒這情形了
希望對你有幫助

shuke · 发表于 2009-4-24 00:01:06

试试 set verilogout_no_tri true

凌阳 · 发表于 2012-8-18 16:34:51

楼主，你的问题解决了不呢？诚心求教怎么解决的。我也遇到相似的问题

synopsys DC 综合的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2