关于版图中NMOS、PMOS衬底接法的问题

IC.Michael

本人新手，最近在实验室别学边画版图，遇到一些问题，不太明白，特来请教下论坛里的大神们，望指点一下。

我是先设计了电路图，然后APR自动生成的。在电路图里，PMOS的衬底都是接源极，都拉到VDD(3.3V)上去了，但是NMOS的衬底有一部分是接到VSS(-3.3V)上，另一部分是接到GND(0)上去的。然后画版图的时候问题就来了。PMOS的话我是用body type给接到VDD上去了，但是NMOS的衬底我没给画，然后就都报错missing connection。但是，我之前也画过几个版图，同样是APR的，但是电路图中NMOS的衬底只接到一个电位，非GND即VSS，所以，那时我只画了PMOS的body type（因为没画的话LVS的时候会报错），没画NMOS的body type，LVS能通过，但是现在就不行了。

我是这么想的，因为PMOS是做在独立的N-well里，所以它必须接源极，接body type，而NMOS是做在p-subtract上，所以他们要接公共电位。所以，当电路中只有一个电位，即VSS或者GND的时候，可以不画NMOS的衬底，但是如果存在多个的话就必须要画出来，是这样子吗？

对于这个问题比较模糊，望大神给我解答一下。谢谢啦！

我用的是CSMC 0.5um的工艺。

IC.Michael

刚刚我把其中一个NMOS的body type接到VSS上去以后又报了一个新的警告。
WARNING : stamping conflict in SCONNECT - Multiole source nets stamp one target net.
看不太明白，有没有大神可以给我解释一下么。谢谢啦！

xiao23yuer25

回复 2# IC.Michael


    Psub只能有一个电位。
    你现在的接法很明显出现了两个不同的Psub电位，当然会报soft connect的error。

xiao23yuer25

你的NMOS确定都是做在psub上的？

IC.Michael

回复 3# xiao23yuer25


   谢谢你的回答哦！了解了一些，但是，既然电路中有两个psub电位，该如何处理呢？改电路吗莫非？另外，单psub电位的时候我NMOS衬底没画，为什么LVS也能通过？这是我想不通的地方。

IC.Michael

回复 4# xiao23yuer25


   我是电路图中，直接tools-design synthesis-layout XL过来的。。。

superpower2009

一 两个psub电位，接GND（0）的管子可以直接放在称底上，而接（－3.3v）的管子可以作成隔离管，把称底隔离起来就不会出现软连接的错误了。
二 单称底的时候 NMOS不画称底接触，不表示真的没有称底接触，因为整个称底是一个整体 ，即使很远的地方有个接触孔，也是默认NMOS 有称底接触的，所以不报错。
以上个人的看法，期待高手指正

IC.Michael

回复 7# superpower2009


   谢谢你的回答哦！对于第二点，我也是这么想的。明白了一些，得回去看看隔离管的内容了。

IC.Michael

回复 7# superpower2009


   您好！我可以问你个问题么？图片中的b:VD33和**VDD**之类的该怎么理解呢。还有就是，像X89/X8422/M13(54.620,224.095)这一串是什么啊？新手刚进实验室，不太明白，还请指点一下，谢谢啦！

superpower2009

1 管子的称底接错了，电路是VDD而版图接到了VD33上
2  X89/X8422/M13(54.620,224.095) 指的是layout上出错的位置坐标