关于版图中NMOS、PMOS衬底接法的问题

IC.Michael · 发表于 2013-10-22 18:31:28

回复 10# superpower2009

谢谢哦！还有一个就是我不明白的是X89/X8422具体代表什么含义呢？这个也不是器件的名字啊。

terry8876 · 发表于 2013-10-22 21:03:11

回复 11# IC.Michael

层次化的信息。比如我的某个顶层电路cell 是I1（cell的instanceName）,里面有个小模块cell 是X2，X2模块里面有个MOS管是M3（举个例子），现在这个管子有错误，那么报出来就是I1/X2/M3，你可以再去对照你的电路看看。顺便回答下你上面的问题，P管就不说了，N管的话，一般咱们就一个低电位(GND)，像你这种有两种低电位的，有一种N管就必须做成隔离管，拥有单独的衬底。版图上有PUB2层，用PUB2可以画另一种衬底，因为没具体遇到过，我只能这样给你说一下，了解一下吧。

IC.Michael · 发表于 2013-10-23 09:51:18

回复 12# terry8876

谢谢你的回答哦！非常感谢你的解释以及指点，又明白了不少东西。我得去研究一下如何画隔离管了。顺便好奇一下啊，大神们现在做模拟版图都是手工画的还是APR生成单元再画的呢~

caotulang · 发表于 2013-10-23 11:29:56

电路可以直接转为版图么？楼主用的是哪个版本的cadence？

IC.Michael · 发表于 2013-10-23 12:11:56

回复 14# caotulang

不是直接转化为版图，是把电路图里的器件转换到版图里，每一个MOS管都是一个版图单元，然后自己连线就好了。

ellaisbest · 发表于 2013-10-24 13:24:53

APR应该是自动布局，如果是那些数字电路，这个没问题。你要是画差分对，电流源这些对匹配要求高的电路，应该还是要手画的。

一般的一个电路，如果有两种地，有两个情况：1，数字地和模拟地。这种情况下虽然有两个地，但实际上都是连到psub 上的，只是希望在片外连，或者顶层连，作用是避免数字地的噪声影响比较安静的模拟地。所以他们实际上是连一个电位，只是在你当前层作为两个信号分开。这种情况可以在其中一种地的区域加上PSUB2这层，LVS里面就不会报错。
2，两种不同电位的地。像你说的，一个接0一个接-3.3，那么他们实际不能连接在一起。所以其中一个你就需要把它放在Deep Nwell里面。这样就可以形成pwell,以区别psub电位。

你的layout会产生gds,它里面有类似netlist的信息，这也是为什么可以做lvs.你layout里面的管子它也会给你标名字，X89/X8422 这个就是在x89这个模块里面的x8422这个器件。在这句话的左边应该对应有netlist里面的器件名字。

IC.Michael · 发表于 2013-10-24 13:40:25

回复 16# ellaisbest

非常感谢你详细的回答！明白了不少东西了。作为layout新手，还有很多不懂得的地方，正在慢慢学习，感觉有这么一个论坛，可以交流学习，真的挺好的。

yun11 · 发表于 2016-7-9 09:59:40

同是新人，学习一下

牛金牛 · 发表于 2016-7-29 10:25:56

受教了！

wyjking · 发表于 2016-8-1 16:43:12

很明显你电路上就是有两种不同电位的NMOS,而你接在同一个电位上，那肯定会报错，两个地，好像还要加一层电源识别层以区分两个不同的地

[求助] 关于版图中NMOS、PMOS衬底接法的问题

浏览过的版块

站长推荐 /2