在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8130|回复: 2

[求助] 关于网表中例化IO的问题

[复制链接]
发表于 2013-10-19 20:04:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
例化IO PAD的时候,比如我的设计是core_design(ports1),例化的时候设置一个top(ports)顶层,在这个顶层里面例化core_design和IO,top的需要ports吗?还是直接将和PAD连接的信号设置成wire?比如:module top(input clk,input en,output dout);
PI u_pI1(.c(en_to_core),.PAD(en));//PI是输入IO,PAD是输入端,C是输出端
PI U_PI2(.c(clk_to_core),.PAD(clk));
然后把clk_to_core和en_to_core和core_design链接起来;还是:
module top()
wire clk,en,dout;
PI u_pI1(.c(en_to_core),.PAD(en));//PI是输入IO,PAD是输入端,C是输出端
PI U_PI2(.c(clk_to_core),.PAD(clk));
发表于 2013-10-19 20:30:31 | 显示全部楼层
第一种,即需要input定义的
 楼主| 发表于 2013-10-19 20:45:24 | 显示全部楼层
回复 2# fengzhepianzhou


   但是哪样的话,我place的时候encounter提示有pin没有安排位置,可以不管吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:28 , Processed in 0.017088 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表