在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2143|回复: 5

[求助] SNDR in Current Steering DAC

[复制链接]
发表于 2013-10-8 21:03:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Hi all ,

Resently I have simulated the SNDR of a 12b Current sterring DAC ,but it is only 54dB, thus the enob is 9bit . Simulation by Cadence without mc model.

So, I'm very confused why the DAC's SNDR was so bad ?

Can anyone give me some help?

By the way, How to tradoff the transistors' size of current source for the Statics and Dynamic performance ?

Best regards!
lvbq
发表于 2013-10-9 11:07:23 | 显示全部楼层
At first you should provide some circuit structure information and simulation results, so we can analysis the issue.
发表于 2013-10-9 11:09:35 | 显示全部楼层
How about the DNL/INL character of your DAC?
发表于 2013-10-9 16:38:36 | 显示全部楼层
没用校准的话,输出阻抗继续加大吧,没别的

电流管L做大点,开关管面积小点,静态的靠DEM,动态的靠开关交越点调整或者dummy开关什么的
 楼主| 发表于 2013-10-9 23:32:41 | 显示全部楼层
回复 4# kwankwaner


   OK,Thanks
 楼主| 发表于 2013-10-9 23:32:46 | 显示全部楼层
回复 4# kwankwaner


   OK,Thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-29 23:39 , Processed in 0.020880 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表