在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4777|回复: 0

[招聘] 【猎头】【新加坡】Senior Verification Engineer,3年以上

[复制链接]
发表于 2013-10-4 17:17:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,我是新加坡Uni Connect公司(www.uniconnect.com.sg)的猎头周倩倩。我们公司在新加坡半导体行业做技术招聘已有15年经验,和各大公司合作密切。以下职位是一家提供多媒体和通信解决方案的大公司,工作地点在新加坡:

Senior Verification Engineer

Job Description
1. Constrained-Random Verification using SystemVerilog
2. Develop verification environment for DUT
3. Write and debug tests for DUT using SystemVerilog, Perl, and C.
4. Develop Bus Functional Model(BFM) or using Verification IP(VIP) for tests.
5. Developing and reviewing test plans
6. Write coverage monitors to evaluate the coverage of the DUT.
7. Formal verification using SystemVerilog Assertion to verify SOC or IP is plus

Job Requirement
1. >4+ ethernet switch background
2. At least 3-year+ experience on digital design and verification
3. Experience on SystemVerilog/VMM/OVM/UVM (UVM is plus)
4. Familiarity with transaction-level verification at higher-level of abstractions is plus.
5. Experiences in developing measurable verification plan.
6. Proficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.



请发送您的英文简历到qianqian@uniconnect.com.sg。您还可以加我QQ:342403065,Skype:zhou.qianqian.uc,了解详情。


我的天际网页面:http://www.tianji.com/profile/zhouqianqian36
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 01:05 , Processed in 0.027657 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表