关于新工艺

even810223

大佬们继续补充，让我们没画过的人都开开眼界

lechunlingcola

做过12nm，印象深刻有以下几点：
(1)所有poly都要求竖着（28nm只有低压mos gate要求竖着），这样像PAD layout，因为横竖方向都要放，就要做两个版本的layout.
(2)因为M1 space太小，会分两次做，所以M1有两层mask，一个loop内的m1个数不能是基数。不然不好分Mask。
(2)power gnd metal不能成环，所以guardring m1要断开，power gnd不能做成网络，一般做成树枝状。
(3)PR区域会有很多奇怪的drc，很难解决。记得有个drc是M2宽度在某个范围内时，space只能在一定范围内，而不是以前的space要求至少多少。
(4)密度要求很严格，所以一般一个模块把器件调进来，先跑drc，确保poly AA密度不超再连线。
(5)lvs都容易过，drc多了很多，麻烦很多。

lechunlingcola

(6)gate加两条dummy poly
(7)stdcell边上要加边界cell，但是stdcell中间不能出现边界cell

M_倾听

学习了，我接触的都是大工艺

firewolf223

lechunlingcola 发表于 2019-4-3 10:00
做过12nm，印象深刻有以下几点：
(1)所有poly都要求竖着（28nm只有低压mos gate要求竖着），这样像PAD layo ...

1 poly 同一个方向是因为fin 都是同一个方向，fin一般水平， poly必须垂直放。28是平面工艺
2 M1 应该采用的是LELE的double patterning 方式，要求相邻的track 不在同一张mask，pitch 估计是48 所以是按照track拆分，这样需要保证和外面的pattern 如果基数有可能和外面pattern是同一个mask造成OPC拆分不出来。如果是14nm 的话应该没有这个rule 因为是64 的pitch 是按照相邻pattern 来拆分，拆分方式不同。
3 不能成环？是单层metal不能成环吧？跳线还是可以的。单层metal不能成环是因为在不同方向的min width 不一样，如果都足够大也是可以的。
如果都比较小的时候，OPC litho 不能保证二维图形的target
4 space 在一定范围也是OPC litho的要求。在某些特定的pitch会特别难做，一般forbidden zone 是min pitch 的3~5 倍的区间。
5 density要求不仅来自于CMP 还来自于etch 的process，特别对fin density 和Poly density都很敏感
6 多加poly dummy 是因为fin cut 的原因在fin 边缘会变成一个斜坡，同是V0 是通过外延方式生长在fin上，多加poly 是应力的原因

你还没有做到8nm，metal还要加cut layer，DRC会再加一个数量级。

lechunlingcola

firewolf223 发表于 2019-4-3 15:47
1 poly 同一个方向是因为fin 都是同一个方向，fin一般水平， poly必须垂直放。28是平面工艺
2 M1 应该采 ...

学习了

sunnylin

涨见识了

suochuan121

长见识

zhuyujun

DRC会很多

r102569

yguvyg 发表于 2018-10-14 15:32
画过7nm的来补充一些，画图调出来的管子上metai层是从M0开始的，并且M0用的是两张mask，所以m0要上色，并且 ...

樓主用的是哪個工廠，樓主方便私訊多分享一下資訊嗎，剛接觸16nm